PSEUDO STATIC MEMORY DEVICE

Patent number:

JP63155494

Publication date:

1988-06-28

Inventor:

TAKEMAE YOSHIHIRO

Applicant:

FUJITSU LTD

Classification:

G11C11/34

- european:

Application number:

JP19860301606 19861219

Priority number(s):

Also published as:

EP0273652 (A2) US4809233 (A1)


EP0273652 (A3)

EP0273652 (B1)

Abstract of JP63155494

PURPOSE:To reduce a limit to an address skew, and to give a degree of freedom to an applied timing of an address signal, by always delaying a timing of access by a second circuit, by the time required for refreshing irrespective of an operation of

CONSTITUTION: Access by the second access circuit 3, and usual address access from the outside are always executed by being delayed by the time required for refreshing a memory by being delayed by the time required to refreshing a memory cell from the time point of an address variation of an address signal ADD from the outside or a level variation of a clock signal CE irrespective of a refreshing access operation by the first access circuit 2. That is to say, a sufficiently long time is secured from the time point of the address variation to the actual access, therefore, a limit to an address skew is reduced. Also, it is unnecessary to apply the address signal ADD by depending on an applied timing of the clock signal CE, therefore, the degree of freedom can be given to an applied timing of the address signal.



19 日本国特許庁(JP)

⑪特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭63 - 155494

@Int.Cl.4

識別記号

庁内整理番号

43公開 昭和63年(1988)6月28日

G 11 C 11/34

371

J-8522-5B

審査請求 有 発明の数 1 (全11頁)

母発明の名称 擬仏

擬似スタテイツクメモリ装置

②特 願 昭61-301606

四発 明 者 竹 前

義 博

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

⑪出 願 人 富士通株式会社

神奈川県川崎市中原区上小田中1015番地

砂代 理 人 弁理士 青木 朗 外3名

明 細 書

1. 発明の名称

擬似スタティックメモリ装置

2. 特許請求の範囲

複数のワード線とピット線の交差部にメモリセルを傭えたメモリセルアレイ(I)と、

該ワード線を順次アドレスアクセスして該メモリセルのリフレッシュを行うための第1のアクセス回路(2)と、

外部からのアドレス信号 (ADD) に応答して 該ワード線をアクセス可能状態にするための第2 のアクセス回路(3)と、

該第1アクセス回路と第2アクセス回路のいずれかを選択し、該選択されたアクセス回路によるアドレス指定を該メモリセルアレイに対して行うアクセス選択回路(4)と、

外部からのクロック信号 (CE) のレベル変化または該アドレス信号 (ADD) のアドレス変化に応答して制御信号 (CEN) を発生する回路(5)と、

該制御信号 (CEN) を前記メモリセルのリフレッシュを行うのに要する時間だけ遅延させ、該遅延された制御信号 (CEND) を前記第2アクセス回路に供給する遅延手段(6)とを具備し、

該第2アクセス回路は、前記アクセス選択回路 により選択されている時に該遅延制御信号(CEND) に応答してワード線のアドレスアクセスを行うよ うに構成された、擬似スタティックメモリ装置。

3. 発明の詳細な説明

(概 要)

擬似スタティックメモリ装置であって、メモリ セルアレイと、このメモリセルアレイに対けののメモリセルアレスに対いの第1の回路と、外には外ののアドレス信号に基づきメモリセルアレイに第2の回路のいずれかを選択する回路とを第1の回路によるアクセスのタイミングを第1の回路にかかわらず常に、サフレッシュを行うに要する時間だけ遅延させることにより、レス信号 の印加タイミングに自由度を与える。

〔産業上の利用分野〕

本発明は、疑似スタティックメモリ装置に関し、より詳細には、外部的には SRAM (スタティックランダムアクセスメモリ)であるが、内部的にはD(ダイナミック)RAMセルと該セルに対して自動的にリフレッシュを行う回路を備えた擬似の(pseudo)SRAM(以下、PSRAM と称する)装置に関する。

PSRAM は、DRAMの利点、すなわち主としてコストの低さ、と SRAM の利点、すなわち主として集積密度の高さ、を併せ持つメモリとして最近開発されているものであり、コンピュータ等の情報装置、電子装置等に広く用いられる。

〔従来の技術、および発明が解決しようとする 問題点〕

第6図には従来形の PSRAM装置の一例が示される。同図において、メモリセルアレイ 10 は複数

アドレス信号CAおよびCA, RANおよび RANを出力する。アドレス信号RANおよび RANはアービタ17に入力され、アドレス信号 `C A および C A はコラムデコーダ 1 2 に入力され る。一方、メモリセルのリフレッシュを行うため のチップィネーブル信号CEFを所定の周期で出 力するタイマ18と、この信号CEFを受けてワ - ド線を順次アクセスするためのアドレス信号 RAFおよびRAFを出力するリフレッシュ用周 辺回路19とにより内部リフレッシュ回路が構成 される。上述のアービタ17は、アドレス信号 RANSLURANL, RAFSLURAFLO いずれかを入力されたタイミングに基づき選択し、 ロウ側のアドレス信号RAおよびRAとしてワー ドデコーダ11に供給する機能を有している。な お、上述のアドレス入力の両者のタイミングが一 致した場合には、リフレッシュ用のアドレス信号 RAFおよびRAFが優先される。

第7図には第6図装置においてアドレス変化時 にリフレッシュ用アクセスが行われた場合のアク

のワード線とビット線(簡単化のためそれぞれし 本で表示) の交差部に1トランジスタ (Q) 1キ ャパシタ(C)型のメモリセルMCを備え、ワー ド線WLはワードデコーダ11に、ピット線BL はコラムゲート13を介してコラムデコーダ12 に、それぞれ接続されている。ロウ側のアドレス 信号RAおよびRAに基づいてワードデコーダ11 によりワード線WLが選択され、かつ、コラム側 のアドレス信号CAおよびCAに基づいてコラム デコーダ12によりビット線BLが選択された時 に、コラムゲート13が開き、これによってメモ リセルMCのデータがデータバスDBおよび 1/0 (入出力) ゲート14を介して外部に読出し可能 となり、あるいはライトイネーブル信号WEまた はWEに基づき外部からのデータの書込みが可能 となる。コラム側アクセス用周辺回路15および ロウ側アクセス用周辺回路16は、アドレス信号 ADDとこのアドレス信号の変化に応答して ATD (アドレス遷移検出)回路20から出力されたチ ップイネーブル信号CENとに基づき、それぞれ

セス動作を説明するための波形図が示される。ま ず、アドレス低号ADDが変化した時点toにおい てはリフレッシュ用のチップイネープル信号 CEF が優先され、これに基づいてリフレッシュ用のア ドレス信号RAF、 RAF が出力され、さらにリ フレッシュすべきワード線WL'が選択されて、 所定のリフレッシュ動作が行われる。 図中、 6, はメモリセルのリフレッシュを行うのに要する時 間を示し、第7図の例示においては説明の簡単化 のために、1本のワード線WL' についてのみ示 される。アドレス信号の変化時点toでは実際に通 常アクセス用のチップイネーブル信号CENも出 力されているが、この信号CENは上記期間に、 中周辺回路16内にラッチされており、リフレッ シュ動作終了後に有効となる。後の動作はリフレー ッシュ時の場合と同様であり、ワード線WLの電 位が充分に立上がるとピット線BLおよびBLに データが読出される。アドレス変化時点toにおい て既にリフレッシュが行われている場合には、も ちろんこのリフレッシュ動作終了後に通常のアク

セス動作が行われる。すなわち、通常のアクセス 動作はアドレス変化時から遅延(最大値は tr.) して開始される。

第8図には第6図装置においてアドレス変化時 にリフレッシュが行われていない場合のアクセス 動作を説明するための波形図が示される。この場 合には、アドレス信号ADDの変化(toの時点) に応答して通常のアクセス動作が行われる。この アクセスはtoの時点でのアドレス情報に基づき1 本のワード線WLを選択するためのものであり、 このアドレス情報は通常、複数ピットのアドレス 情報の組合せに基づいて形成されている。 複数の アドレスピット信号間でアドレス変化のタイミン グを完全に一致させることは極めて困難であり、 通常は、第9図に示されるように各ピット間に時 間的なずれ、すなわちアドレススキューASQ、 が存在している。このスキューASQの大きさが 所定の範囲内にある限りは第8図のアクセス動作 は正常に行われるが、所定の範囲を逸脱した場合 には、本来選択すべきワード線と異なる別のワー

ド線を誤選択してしまうという問題が生じる。従って、この問題を回避するためにはアドレス信号の各ピットの印加タイミングを厳密に設定する必要が生じる。このことは、アドレス信号ADDを供給する側の装置の構成を複雑にし、またコストの上昇をひき起こすことを意味するものである。

第10図には従来形の PSRAM装置の他の例が示される。この装置の構成は第6図装置とほとんど同じであり、構成上の相違点は、第6図のATD回路20の代わりに、外部クロック(チップイネーブル反転信号) CEに応答してチップイネーブル信号CENを出力するクロック発生回路21を使用していることである。他の構成および作用については第6図装置と同様であるので、その説明は省略する。

第11図には第10図装置において外部クロックのレベル変化時にリフレッシュ用アクセスが行われた場合のアクセス動作を説明するための波形図が示される。動作態様は前述した第7図の場合と同様であるが、この場合には、通常のアクセス

においてワード線WLを選択するためのアドレス 情報はt,の時点でのアドレス情報に基づいている。

本発明は、上述した従来技術における問題点に 鑑み創作されたもので、アドレス信号を供給する 側の装置の構成を複雑にすることなく、アドレス スキューに対する制限を軽減し、アドレス信号の 印加タイミングに自由度を与えることができる擬 似スタティックメモリ装置を提供することを目的 としている。

(問題点を解決するための手段)

第1図には本発明による擬似スタティックメモリ装置の原理ブロック図が示される。

第1図において1は複数のワード線とピット線とピットを設めているなど、モリセルを値えたメモリセンイのワード線とレンアを訪り、2はメモリセンイののリード線レンスをリセスをいるのではメモリセンをできるのでは、カーのでは、カーのでは、カーのでは、カーのでは、カーのでは、カーのでは、カーのでは、カーのでは、カーのでは、カーのでは、カーのでは、カーのでは、カーのでは、カーのでは、カーに対して行ったがあります。

5は外部からのアドレス信号ADDのアドレス 信号 ADDのアドレス 信号 CBN を発生する回路を示す。 6は 遅延手段であってて、 制御信号 発生回路 5 からのに 要する時間だけ遅延させ、 その遅延制能を有している。 そして、 この第2アクセス 回路 3 に供給する機能を有している。 そして、 この第2アクセス 回路 3 に上述のアドレスアクセスを行うようになっている。

〔作 用〕

本発明の擬似スクティックメモリ装置においては、第2アクセス回路3によるアクセス、すなわち外部からの通常のアドレスアクセスは、第1アクセス回路2によるリフレッシュ用のアクセス動作にかかわらず常に、外部からのアドレス信号 ADDのアドレス変化またはクロック信号CEのレベル変化の時点からメモリセルのリフレッシュ を行うのに要する時間だけ遅延して、実行されるようになっている。すなわち、アドレス変化の時点から実際のアクセスまで充分に長い時間が確保されているので、アドレス変化時におけるアドレススキューに起因する問題点は解決され得る。また、クロック信号CEの印加タイミングに依いので、アドレス信号の印加タイミングに自由度を与えることができる。これは、アドレス信号を供給するの強度の機成を簡素化することに寄与する。

(実施例)

第2図には本発明の一実施例としての PSRAM装置が示される。同図において、メモリセルアレイ10は複数のワード線とピット線の交差部に1トランジスタ(Q) 1 キャパシタ(C) 型のダイナミック形メモリセルMCを備えており、図示の例では簡単化のためにメモリセルは1個のみ表示されている。11はワードデコーダであって、ロウ側のアドレス信号RAおよびRAに基づき、メモ

リセルMCに接続されたワード線WLを選択する ためのものである。12はコラムデコーダであっ て、コラム側のアドレス信号CAおよびCAに基 づき、メモリセルMCに接続されたピット線BL をコラムゲート13を介して選択するためのもの である。このコラムゲート13はワード線WLお よびピット線Bもが選択された時に開き、これに よってメモリセルMCとのデータがデータバス DBおよびI/Oゲート14を介して外部に铣出 し可能となり、あるいはライトイネーブル信号 WEまたはWEに基づき外部からのデータの書込 みもしくは再書込みが可能となる。15および16 はそれぞれコラム例、ロウ側のアクセス用周辺回 路であって、アドレス信号ADDとこのアドレス 信号の変化に応答してATD回路20から出力さ れるチップイネーブル信号CBNとに基づき、そ れぞれアドレス信号CAおよびCA, RANおよ びRANを出力する。一方、タイマ18はメモリ セルのリフレッシュを行うためのチップイネーブ ル信号CEFを所定の周期で出力し、リフレッシ

ュ用周辺回路19はこの信号CEFを受けてワー ド線をアクセスするためのアドレス信号RAFお よびRAFを出力するための回路である。この周 辺回路19にはアドレスカウンタが内蔵されてお り、このカウンタは、タイマ18からの信号 CEP に基づいてワード線のアドレスを順次更新する役 目を果たす。これによって、複数のワード線が順 次アクセスされるようになっている。この周辺回 路19とタイマ18により内部リフレッシュ回路 が構成される。17はアービタであって、リフレ ッシュ用周辺回路19からのアドレス信号RAF およびRAFと、ロウ側アクセス用周辺回路16 からのアドレス信号RANおよびRANとのいず れかを入力タイミングに基づき選択し、ロウ側の アドレス信号RAおよびRAとしてワードデコー ダ11に供給する機能を有している。この場合、 両者のアドレス入力のタイミングが一致した場合 には、リフレッシュ用のアドレス信号RAFおよ びRAFが優先され、このリフレッシュ動作終了 後に通常アクセス用のアドレス信号RANおよび

RANが有効となる。

ATD回路20から出力されるチップイネープ ル信号CENは、2つのアクセス用周辺回路 1 5 および16に入力されると共に、遅延回路22と 別のATD回路23にも入力される。遅延回路22 は、入力された信号CENを、メモリセルのリフ レッシュを行うのに要する時間 (以下、し)で表 わす)とほとんど同じ時間だけ遅延させ、遅延信 号CEN'としてATD回路23に供給する機能 を有している。ATD回路23は、アドレス信号 ADDを受信しており、ATD回路20からのチ ップィネーブル信号CENを受信した時に核信号 CENのアドレス情報を記憶すると共に、遅延回 路22からの信号CEN、を受信した時に該信号 CEN'のアドレス情報を記憶し、さらに両者の アドレス情報を比較し、一致した時に制御信号 CEND を出力する機能を有している。 言い換える と、この制御信号 CEND は、信号CENの発生時 点から信号CEN'の発生時点までの間にアドレ ス信号ADDのアドレス情報に変化が生じなかっ

た場合に発生される。このチップイネーブル信号 CENの発生時点から遅延制御信号 CEND の発生 時点までに要する時間は、前述のメモリセルのリフレッシュを行うのに要する時間は、と等しくなるように設定されている。この制御信号 CEND は、ワードデコーダ 1 1、コラムデコーダ 1 2、コラムゲート 1 3 および 1 / Oゲート 1 4 に供給される。なお、信号 CEN とCEN に基づく アレス情報が一致しない場合には、両者のアドレス情報が一致するまで制御信号 CEND の発生は停止させられる。

第3図には第2図装置のアクセス動作の一例を 説明するための波形図が示される。第3図の例示 は、アドレス変化時にリフレッシュが行われてい ない場合のアクセス動作を示すものである。

まず、アドレス信号ADDの変化(toの時点) に応答してチップイネーブル信号CENが発生し、 この信号を受けてアクセス用周辺回路15および 16からそれぞれアドレス信号CAおよびCA (図示せず)、RANおよびRANが出力される。

なお、アドレス変化時点toにおいて既にリフレッシュが行われている場合には、もちろんこのリフレッシュ動作終了後に通常のアクセス動作が行われるが、この動作の開始時点は、リフレッシュ動作終了直後ではなく、アドレス変化時点toから時間trだけ遅延した時点である。また、アドレ

ス変化時点toにおいてリフレッシュ用アクセスが行われた場合には、前述したようにこの時点toから以降リフレッシュ動作が優先され、この動作終了後、すなわち時点toから時間t,だけ遅延した時点で通常のアクセス動作が開始される。

以上説明したように第2図実施例の装置によれば、アドレス変化時点から実際のアクセスまで充分に長い時間 t, が確保されているので、アドレス変化時におけるアドレススキューに起因する問題点、例えばワード線の誤選択、は解決される。

第4図には本発明の他の実施例としての PSRAM 装置が示される。この実施例の構成は第2図とはの実施例とはよんど同じである。構成上の相違点は路2の代わりに、チップイネーブル反転信号で見るとの代わりに、チップイネーブルを目的を出力するという発生回路21と、この信号でENを出力の所定時間に、だけ遅延させ、制御信号でEND といてアクセス用周辺回路15および16に供給する遅延回路24と、タイマ18とリフレッシュ用周

辺回路19の間に介在され、信号CENを受けて信号CEFの伝達を禁止するゲート回路25とを用いていることである。他の構成および作用については第2図装置と同様であるので、その説明は 省略する。

第5図には第4図装置のアクセス動作の一例を 説明するための波形図が示される。第5図の例示 は、外部クロックでEのレベル変化時にリフレッ シュが行われていない場合のアクセス動作を示す ものである。

まず、外部クロックでEのハイレベルからロールベルの変化(toの特点)に応答してチャス動作のための準備がなされる。同時に、この信号でENで受けてゲート回路25が閉じ、これによって運びフレッシュ用アクセスが禁止される。また、運びである4はこの信号CENを所定時間も、にするを対している。この信号でENDを受けてアクセス用周

辺回路 1 5 および 1 6 が機能し、そしてアドレスアクセスが行われ、ワード線WLの電位が立上る。その結果、ビット線BLおよびBLにデータが統出される。

このように、外部クロックで包のレベル変化時で、外部クロックで包のレベルをである。 から実際のアクセスまで充分に長い時間で、アドレス信号ADDのでないであることにより、アドレス信号ADDのではいるでは、アチャンのでは、できる。従いできることができる。従いにはいいのでは、なり前の時点は、でで、アドレスをはいいのでは、ないのでは、ないのではないのでは、ないのではないのでは、ないできる。

なお、外部クロックでEのレベル変化時点も。 において既にリフレッシュが行われている場合、 あるいはリフレッシュ用アクセスが行われた場合 のアクセス動作については、第2図装置の場合と 同様であるので、その説明は省略する。

(発明の効果)

以上説明したように本発明によれば、アドレス 信号を供給する側の装置の構成を複雑にすること なく、アドレススキューに対する制限を軽減し、 アドレス信号の印加タイミングに自由度を与える ことができる。

4. 図面の簡単な説明

第1図は本発明による擬似スタティックメモリ 装置の原理ブロック図、

第2図は本発明の一実施例を示すプロック図、 第3図は第2図装置のアクセス動作の一例を説 明するための波形図、

第4図は本発明の他の実施例を示すプロック図、 第5図は第4図装置のアクセス動作の一例を説 明するための波形図、

第6図は従来形の一例を示すプロック図、

第7図は第6図装置においてアドレス変化時に リフレッシュ用アクセスが行われた場合のアクセ ス動作説明図、

第8図は第6図装置においてアドレス変化時に

リフレッシュが行われていない場合のアクセス動 作説明図、

第9図は第6図装置における問題点を説明する ためのアドレス信号波形図、

第10図は従来形の他の例を示すプロック図、 第11図は第10図装置において外部クロック のレベル変化時にリフレッシュ用アクセスが行わ れた場合のアクセス動作説明図、


第12図は第10図装置において外部クロックのレベル変化時にリフレッシェが行われていない場合のアクセス動作とその問題点を説明するための波形図、

である.

(符号の説明)

1 …メモリセルアレイ、2 …第1アクセス回路、
3 …第2アクセス回路、4 …アクセス選択回路、
5 …制御信号発生回路、6 …遅延手段、


ADD …アドレス信号、 C E … 外部クロック信号、 CEN … 制御信号、 CEND… 遅延制御信号。



本発明の一実施例を示すプロック図


第 2 図

特開昭63-155494(8)



本発明の他の実施例を示すプロック図


第 4 図



第4図装置のアクセス動作の 一例を説明するための波形図


第 5 図

特開昭63-155494(9)




従来形の一例を示すプロック図


第 6 図




第6図装置のリフレッシュ時のアクセス動作説明図

第7図






第10 図装置の非リフレッシュ時のアクセス 動作とその問題点を説明するための波形図 第12 図



従来形の他の例を示すプロック図

第10図



第10 図装置のリフレッシュ時のアクセス動作説明図 第11 図